e200_opensource
e200_opensource copied to clipboard
SI-RISCV
Deprecated, please go to next generation Ultra-Low Power RISC-V Core https://github.com/riscv-mcu/e203_hbirdv2
你好， 我想用你们提供教材里的步骤在ubuntu上进行测试， 但是在 `make run_test` 的时候没有编译成功。不知道怎么解决，希望能够得到帮助。 本人Linux 新手。 
大家好： 我用e203原生的tb仿真的时候报如下的错误，不知道该如何解决，还请大家不吝赐教啊~ ** Fatal: Error: Oops, detected a X value!!! This should never happen. Time: 17410 ns Started: 17410 ns Scope: tb_top.u_e203_soc_top.u_e203_subsys_top.u_e203_subsys_main.u_e203_cpu_top.u_e203_cpu.u_e203_dtcm_ctrl.u_sram_icb_ctrl.u_sirv_1cyc_sram_ctrl.u_e1_stage.dp_gt_0.vld_dfflr.sirv_gnrl_xchecker.CHECK_THE_X_VALUE File: D:/item/modelsim/e203/sirv_gnrl_xchecker.sv Line: 44 ** Note: $finish :...
嗨，您们好 我是中科院的学生，我们做的RISCV 向量intrinsic扩展，现在进行矩阵乘法的实验，需要在一台RISCV处理器上跑TSVC测试集（test suite for vectorizing compiler），想问问您这边已经开发出RISCV处理器的向量扩展版本了吗？ 谢谢您 此致，敬礼 王鹏同学
Expressions in conditional operator are not self-determined. Unsigned type is propagated to all operands of the expression. Added $signed to prevent it.
你好，我按照《教你设计CPU-RISC-V处理器》一书18.3内容从github上下载工程，并按照书本过程编译，但是最终生成的system.bit和system.mcs并不在书本上所写的 artydevkit/obj/ 目录内而是在 hbirdkit/obj 目录下并且烧录进 digilent arty a7 板内连接串口也没有返回值，请问这是为什么？有什么解决办法吗？ 谢谢
Hi， 各位大牛 我在使用e203 core测试中断时，发现硬件上拉高一个中断之后，软件端响应了两次中断。 软件响应中断的程序是清除中断，在第一响应中断之后，中断源就被清除拉低，但是发现plic模块送到core 的plic_ext_int高电平持续时间较长，中断源被拉低后，但是plic_ext_int依然为高，导致又进入一次中断。 请问在响应中断时，为什么中断源被拉低，但是plic输出到core的plic_ext_int信号却持续高电平呢？ 响应中断时需要额外的配置PLIC相关寄存器吗？
如题，我想把benchmark里的程序编译成像riscv-test/isa/generate文件夹下的.verilog文件那样可以被$readmemh读入的文件，请问该怎么操作呢？
hello!Because I want to observe the waveform of e203, I use vcs and verdi, but there is no waveform in the output. The problem is as follows: Fatal: "/home/xly/xly/11.19/e200_opensource/vsim/run/../install/rtl/general/sirv_gnrl_xchecker.v", 41:...
我在ARTY开发板上面下载了mcs文件，然后用调试器下载了MCU的应用应用程序，在ARTY开发板上面没有给MCU专用的flash ROM，但是为什么在掉电后MCU的应用程序还会存在，自动执行？
