XiangShan

XiangShan copied to clipboard

l2tlb: add some assert for repeater and l2tlb.cache's resp

1

Lemover

linjuanZ

notlqr

happy-lx

Ziyue-Zhang

生成 vcs simv 时，不带 difftest 跑用例，如何自动结束仿真

1

我发现香山生成的vcs simv，跑汇编用例，碰到a0=0和0x6b时，只有带difftest时才会自动结束仿真，不带difftest时就不会自动结束。 我想去掉difftest，碰到a0=0和0x6b时也能自动结束，请问怎么实现这个功能？

erdevonmatteo11

Enquiry about Synthesis or even Layout flow/scripts

2

Hi, thanks a lot for your great work. I heard that your tape-out is very successful, congrats! My question is, besides RTL generation, have you open-sourced any logic synthesis (DC/Genus/etc.)...

orangeYao

frontend: Add ChiselDB records

4

IFU: Add toIBuffer and toFtq record Ftq: Add branch trace datebase framework

chenguokai

Question about XiangShan verification

13

您好： 注意到目前香山主要是通过运行一些特定的测试用例，比如coremark\dhrystone\spec\linux等应用程序来进行系统仿真，通过difftest和nemu进行差分测试实时判断结果是否正确。 这种特定测试用例的方法，可能不足以找出香山所有的bug。 有几个问题想请教下： 1、请问是否有对内核模块，做全面的UVM模块验证？ 2、emu运行测试用例，是否有方式统计覆盖率？ 3、是否可以用诸如riscv-torture 这样的随机指令生成平台接入香山，持续生成随机指令到emu执行并进行差分测试，直到处理器报错差分测试未通过再结束仿真？然后根据保存的报错前波形，定位响应bug。感觉这样验证可能更为充分。 [TRANSLATION] Hello: It is noted that at present Xiangshan mainly runs some specific test cases, such as coremark\dhrystone\spec\linux and other applications to...

qqjinger

huxuan0307