yatcpu-docs

yatcpu-docs copied to clipboard

实验设计计划

1

本文档除了介绍 YatCPU 的设计思路和背景知识以外还需要设计合适的实验供读者练习使用。目前，我们初步计划按照下面的方式设计实验： - 所有实验都基于已有的代码框架，无需读者自行从头编写一个 CPU - 约 50% 的实验为基于现有代码框架进行填空的，可以进行自动化测试的填空题 - 约 30% 的实验为对现有代码框架以及上述填空后的代码进行性能分析的思考题 - 约 20% 的实验为读者/学生自由发挥，进一步提升性能或添加功能的开放题 比例和内容可能会有所调整

howardlau1999

你好，我在运行riscof的时候遇到以下错误，不太知道怎么解决，请求帮助，verilog/verilator/obj_dir/VTop确认已经生成，但是../../../../../../../verilog/verilator/obj_dir/VTop似乎跳到yetcpu以外了 ``` root@c8f19f5a3dca:/home/xxxx/yatcpu/riscof-target# riscof --verbose info run --config ./config.ini --no-browser --suite /home/xxxx/yatcpu/riscv-isa-sim/build/riscv-arch-test/riscv-test-suite/rv32i_m --env /home/xxxx/yatcpu/riscv-isa-sim/build/riscv-arch-test/riscv-test-suite/env INFO | ****** RISCOF: RISC-V Architectural Test Framework 1.25.3 ******* INFO | using riscv_isac version :...

linbaiwpi