e200_opensource
e200_opensource copied to clipboard
SI-RISCV
Deprecated, please go to next generation Ultra-Low Power RISC-V Core https://github.com/riscv-mcu/e203_hbirdv2
I want to use the version with floating point calculation.
Add vcs and ncverilog build command. Automatic install when install dir not exists. Signed-off-by: Huang Rui
I simulate riscv-tools/riscv-tests/isa/generated/rv32ui-p-addi testcase, but it failed. 8000019e : 8000019e: 12fd addi t0,t0,-1 800001a0: fe029fe3 bnez t0,8000019e 800001a4: 100083b7 lui t2,0x10008 800001a8: 00838393 addi t2,t2,8 # 10008008 800001ac: 0003a283 lw...
您好，我最近在读蜂鸟这个项目源码。发现几个问题想向您请教。 1.在sirv_gpio.v中，有一段代码首先对T_3370_bits_index后五位取异或，再和0x3e0相与，将后五位置零。是有什么别的作用吗？（见图一） 2.在代码中存在多处重复连线的原因是？比如在sirv_gpio.v中，T_3334_bits_extra、T_3370_bits_extra和T_3295_bits_extra这三个wire变量。依次采用这样的一次传递赋值，而其它处也没有使用。这样有别的作用？（见图二）
hi all~ 在 rtl/e203/general/sirv_gnrl_icbs.v 中 o_axi_aw_fifo 使用 o_axi_awready 作为 o_axi_awvalid 的产生信号。 这不符合 axi 协议中 主机 valid 不能等待ready置起的规定。 我们还没有完全看完代码，是跑 case 发现的这个问题。
Hello: I use zedbroad to implement the hbird e203. I want to ask some questions about prebuilt_tool. First: the link of prebuilt_tool is empty. Second: can I use prebuilt_tool on...
Dear: I am try to read those Verilog file. however the tools report some Error. It seems that some references missing in the design. How can I fix this issue?...
