XiangShan
XiangShan copied to clipboard
OpenXiangShan
Open-source high-performance RISC-V processor
你好，请教一下，关于TL-Test在不同验证层级的使用，目前提供的工程里看到，有模块级和子系统级的使用，SOC级的应用，也就是说只保留monitor的bus rule checker功能，master/slave agent关闭的使用方式，目前有实际应用吗？或者说，关闭master和slave agent的方式是什么？ Hello, I have a question. Regarding the usage of TL-Test across different verification levels, from what I've observed in the provided project, there are usages...
文档中有提到说在很罕见的情况下会发现在数据前递时虚地址和实地址会匹配到不同的项，此时认为存在前递失败，因此需要进行重定向。 但是到底是怎样的一种罕见情况下会出现这种前递失败呢，文档里好像没有说明？当虚实地址的映射关系改变的时候难道不会清空store buffer/store Queue吗？能否具体说明一下？ [TRANSLATION] The documentation mentions that in rare cases, the virtual address and the real address match different items during data forwarding, in which case a forwarding...
您好： 在香山SoC Integration文档中看到（链接为[https://xiangshan-doc.readthedocs.io/zh_CN/latest/integration/soc/](url)）： 256-bit AXI DMA Port: for peripherals to access CPU/DDR (CPU is the slave) Address space: DDR space (0x8000_0000 to 0xf_ffff_ffff) This DMA port allows the peripherals to...
请问一下在TL-C中专有的消息例如Accquire和Release的参数都带有权限转换，遵循一致性生长的规则，可以很好地维护cache一致性。那在TL-C中再使用Get和Put消息是什么用途呢？Tilelink的规格书中指出了Get的隐式权限转换是none，Put则为not Read+Write，请问这个权限转换和它们的用途如何联系起来呢？ [TRANSLATION] Excuse me, in TL-C special messages such as Accquire and Release parameters with permissions conversion, follow the consistency growth rules, can well maintain cache consistency. So what...
香山南湖dcache设计中，atomicReplayunit处理lr指令，当对应的地址块进行lr指令处理时，会锁住该地址块，在规定时间内接收该地址块对应的sc指令，lrsc匹配成功。但该模块在锁定时间内接收到新的lr指令，不会马上进行处理，而是等到锁定时间超时后才能处理该lr指令。在锁定时间内接收lr指令后，就无法处理新的原子指令 。 疑问：为什么不能在接受到第二次lr指令后就马上处理，并覆盖掉第一个lr指令，而是要等待超时后进行处理？ [TRANSLATION] In the design of dcache of Xiangshan South Lake, atomicReplayunit processes lr instructions. When the corresponding address block is processed by lr instructions, it will lock...
rt https://www.zhihu.com/pin/1617666380286943232
- [ ] 重构 LQ / load miss 通路的逻辑，降低 L2 latency - [ ] 为 load 指令提供独立的重发队列 - [ ] 拆分 RAR，RAW 检查使用的资源，扩大 LQ 容量 - [ ] 重新设计 L1、L2...
**Is your feature request related to a problem? Please describe.** 香山南湖dcache对应地址块在接受到lr指令后，对该地址进行store操作，再进行sc指令操作会匹配成功，不会返回错误。 疑问：1 单核的lr指令过后，store指令只在storebuffer上操作 ，无法立即写入 dcache，此原子操作功能是否有问题？ 2 即使store指令能在lr锁定时间进入dcache，但目前没有看到内部代码对这进入的store指令检测的功能？ 3 对于双核的原子指令操作：两个内核之间没有对这原子操作进行通信的功能，这样双核的原子操作功能需要怎样进行实现？ [TRANSLATION] Dcache of Nanhu will not throw an error when executing...
How to modify the reset address and stack address space of coremark and dhrystone in nexus-am/apps?
请教下如何修改nexus-am/apps /中的coremark和dhrystone用例的起始地址和栈的使用范围？感谢 [Translation] How to modify the reset address and stack address space of coremark and dhrystone in nexus-am/apps? Thanks
Metadata
Owner
Metadata
Open-source high-performance RISC-V processor