Junning Wu

CDMA的工作成流程大致如下： 1.检查CBUF是否有足够的剩余空间存放读取的数据 2.发起读数据请求 3.将数据暂存在共享存储器中 4.根据配置，将数据的顺序重新摆放 5.发起CBUF的写入请求 6.将整理后的数据写入CBUF 7.更新CBUF的相关状态寄存器，以供CDMA查阅

nvdla@nvdla:~/NVDLA/git-nvdla-sw/prebuilt/linux$ ./nvdla_compiler -h Usage: ./nvdla_compiler [-options] --prototxt --caffemodel where options include: -h print this help message -o outputs wisdom files in 'outputpath' directory something like this: ``` nvdla@nvdla:~/NVDLA/git-nvdla-sw/prebuilt/linux$ ./nvdla_compiler --prototxt...

niubi a

没有了，如果有问题，可以讨论 On Wed, May 3, 2023 at 6:31 PM ccc120660 ***@***.***> wrote: > 请问大佬这项目还有后续了吗，因为我毕设也要搭一个基于risc-v和nvdla的小soc，想找点参考= = > > — > Reply to this email directly, view it on GitHub > ,...

2017-12-15 论文学习： 专利 《Batch Processing in a Neural Network Processor》 NVDLAonFPGA NVDLA 代码学习 NVDLA模拟器VP NVDLA软件SW Stack

**2017-12-25** **论文学习：** 《ImageNet Classification with Deep Convolutional Neural Networks》学习AlexNet， **NVDLAonFPGA** **NVDLA 代码学习** **01.** NVDLA的测试例cc_alexnet_conv5_relu5_int16_dtest_cvsram，实现的是AlexNet的第五层卷积层和ReLU层，input为13x13x384，权值为3x3x384x256。所使用的功能部件为SDP，CDMA，CSC，CMACA，CMACB，CACC等。主要完成卷积操作和ReLU。  **NVDLA模拟器VP** **NVDLA软件SW Stack** 重新学习了一遍NVDLA的软件工具链，并做了总结ppt。 

**2017-12-27** **论文学习：** **NVDLAonFPGA** **NVDLA 代码学习** **NVDLA模拟器VP** 在docker模式下，使用NVDLA提供的loadable文件，可以顺利执行nvdla_runtime。 然而，当使用nvdla_compiler编译Caffe Model [Zoo提供的alexnet网络，可以顺利编译，但是在执行的时候，会报错，应该是与kernel相关的，错误，具体问题描述，已经提交到NVDLA的issue列表。 https://github.com/nvdla/vp/issues/1 **NVDLA软件SW Stack** 通过测试，知道了nvdla_compiler和nvdla_runtime更多的执行选项。 Usage: ./nvdla_runtime [-options] --loadable where options include: -h print this help message -s launch test in...

@Andrawzyf 单位的资源

- SDP_CMUX的功能是选择数据从CACC进来还是从MEM（通过DMA读入）进来。 - 经由CACC进来的数据，先经过SDP_CMUX_pipe_p1之后，再由选择信号进行选择。 - 然后，将512位的数据，进行拆包，同时根据最高两位的end信号控制握手协议的valid和ready信号是否有效。 - 在进行数据拆包的过程中，需要根据配置信息，将非规格化数/NAN置0，这一步以32bit为单元进行操作。 - 拆包后的数据，在经过SDP_CMUX_pipe_p2之后输出，完成MUX的选择。

**NV_NVDLA_SDP_CMUX_pipe_p2** 与pipe_p1类似 模块的时钟域与nvdla_core_clk一样； 输入信号为 cmux2dp_pd------512bits cmux2dp_pvld sdp_cmux2dp_ready 输出信号为 cmux2dp_prdy sdp_cmux2dp_valid sdp_cmux2dp_pd 通常情况下（存在宏定义SYNTHESIS的时候），经过pipe_p2以后的信号，包括valid和pd信号，直接赋值给输出信号；否则延迟一个周期。 类似于pipe_p1，pipe_p2也存在一个randomizer，工作过程类似。