Yinan Xu

我们不保证vcs.mk能够正常工作

XSTop出来是一个外设、一个memory和一个DMA通道。可以根据您那边FPGA外设环境来包一个soc环境，就可以跑

嗯，都可以用编译出来的emu来测试。编译命令应该是make ARCH=riscv64-xs，默认应该是RV64G，O2的选项

> 需要在 ./difftets/build/config/config.h 里，需要打开类似 SHOW_SCREEN这样的 定义 吗 ?? 不需要打开

这是通过VGA来连接的一个带有图形界面的小应用。建议您可以先试一下coremark, microbench这些不带图形界面的测试

Difftest*模块是给difftest检查使用的，可以在仿真的时候使用`--no-diff`来关闭检查

如果能跑的话，说明flow是没问题的，毕竟用的是同一套verilog代码。VCS flow不保证所有功能都是对的

我们目前也没有这样的列表。我们一般在调试的时候，会优先关注io_*这样的信号，一般都是模块的io信号

您可以先试试在verilator环境下对应的case能不能跑，一般rtl是没有问题的，估计是环境或者case本身的问题

可以优先关注一下CtrlBlock/ROB/io_commits_*相关信号，里面有PC和指令提交的信息