Digital-IDE
Digital-IDE copied to clipboard
建议在索引文件的时候,支持排除路径
我们很多工程跟模板工程结构不一样,也不分HW和SW,就用全局解析了,只有一两个文件夹不需要解析
当然我们建议是使用插件生成的标准结构,自定义结构目前还不完善,如果需要对某些文件夹忽略的话在property.json中加ignores进行声明即可,该功能在下个版本会完善。最后请问一下你们是个人使用还是用于生产环境?
是团队内个人使用 ^_^,目前已经使用一段时间了,可以的话是打算放到前仿服务器上使用 目前使用来看,用的多的还是语法辅助 一键例化 VHDL转Verilog,我们仿真都是用makefile进行管理的,所以也不会用到插件里面的仿真功能
好的,后期的主要目标也是稳定语言服务,看样子你们应该是IC开发了,我最近也在转IC,之后会加入一些IC前端开发的辅助功能。可以的话建议加Q群,在群里提出你们的需求。