icestudio
icestudio copied to clipboard
FPGAwars
:snowflake: Visual editor for open FPGA boards
I would like to use icestudio in class e.g. to demonstrate the simulation of logic gates. Ultimatively I would like to create logic tables with the students. I found following...
I am writting here the suggestions made by @reclaimed in the pull request: #385 * move the language settings one level higher (View -> Language) * keep the English word...
No se si ya habrá sido implementado, pero me gustaría sugerir esto: estaría bien poder añadir una propiedad de ordenamiento en el menú cuando se diseña una colección, así se...
To be compatible with Icarus Verilog v10_2 (toolchain-iverilog v1.2.0) Related to https://github.com/FPGAwars/icestudio/issues/209
It would be nice if the information blocks inserted in iceStudio are shown in the exported verilog code. Even nicer if information blocks can be associated to other blocks so...
Support parameterized bus width for IO ports used in block Like here: ``` module automaton #(parameter WIDTH = 8) ( input wire clk output wire [WIDTH-1:0] data );```
Hola: Se me ocurre como posible mejora a la hora de crear un módulo en Icestudio que cuando se introducen los puertos de entrada y salida, que estos pudieran registrar...
Hola! Me he encontrado con algo muy extraño, no sé si es que yo estoy haciendo algo mal. Te adjunto dos circuitos casi iguales, sólo se diferencian en que uno...
Related issues: - https://github.com/automation-stack/electron-sudo/issues/39