fpga-hls-examples
fpga-hls-examples copied to clipboard
Add ECC demo design
Add a demo design for ECC features.
Included files:
- Only the generated output file, the static RTL files and the license file of the UART interface generator.
SmartHLS_Projectthat contains example source code and IDE project files- Libero TCL scripts (
libero_scripts) - UART interface GUI as Jupyter Notebook
- requirements.txt for required Python packages
- README.md and all media files
Folder hierarchy:
├── libero_scripts
│ ├── common.tcl
│ ├── script.tcl
│ ├── src
│ │ ├── 1_create_design.tcl
│ │ ├── 2_constrain_design.tcl
│ │ ├── 4_implement_design.tcl
│ │ ├── 5_program_design.tcl
│ │ ├── hls_updates.tcl
│ │ ├── src_components
│ │ │ ├── RTG4FCCC_0.tcl
│ │ │ ├── RTG4FCCCECALIB_C0.tcl
│ │ │ └── top.tcl
│ │ ├── src_constraints
│ │ │ └── io_constraints.pdc
│ │ ├── src_hdl
│ │ │ ├── data_register.v
│ │ │ └── hls_control.v
│ │ └── uart_regs
│ │ ├── generated
│ │ ├── LICENSE.txt
│ │ └── rtl
│ └── TCL_Script_readme.txt
├── media
│ ├── device_manager.png
│ ├── ...
│ └── sum.png
├── README.md
├── requirements.txt
├── SmartHLS_Project
│ ├── config.tcl
│ ├── .cproject
│ ├── makefile
│ ├── .project
│ ├── RAM_OP.cpp
│ └── .settings
├── uart_gui.py
└── uart.ipynb